Job Description

ASIC设计工程师

职责描述

  • 熟悉 IC 设计流程, 数字逻辑设计以及 SOC 集成. 能处理以下事务(一个或多个):
  • a) RTL (Verilog, system Verilog, assertion),
  • b) Lint, CDC, Synthesis, timing constraint, ECO, LEC, etc.
  • c) Micro-architecture specification, system-level concept, frontend & backend support
  • d) FPGA emulation/emulator
  • 对系统架构有概念, 有子系统集成與侦错经验, 如 CPU 子系统, DDR 子系统, PCIE 子系统, Network 子系统等.
  • 熟悉常用的协议, 如 AMBA 协议, PCIE 协议, DDR 协议, Network协议, RDMA, ROCE, iWARP等
  • 能分析问题並提出解决方案
  • 有团队精神, 能积极主动处理事情
投递简历
请将简历/作品投至邮箱
HR@jaguarmicro.com
内容请备注是社招/校招及应聘岗位名称
1101 Hanjing Financial Ctr., Nanshan, Shenzhen, China
Email: info@jaguarmicro.com
Phone: +86 18938648436
ShenzhenShanghaiBeijingNanjingXi'an Chengdu
Copyright © 2021 Jaguar Microsystems